职位详情

职位描述：
1、独立完成模拟、射频集成电路版图设计；
2、独立或协作完成芯片顶层（TOP）版图设计；
3、独立完成版图各项验证（LVS/DRC/ERC/ESD/ANT）；

岗位要求：
1、电子及微电子等相关专业，本科及以上学历，1-3年及以上工作经验，有流片经验；
2、熟悉Cadence工具、熟练使用Calibre/Laker/Assura进行DRC/LVS/ PEX版图流程；
3、有独立完成floor planning， Analog/RF cell， block，chip-level layout相关经验；
3、熟悉CMOS模拟集成电路版图设计相关知识；有65nm以下CMOS工艺设计经验者更佳；
4、熟悉TCL 或Skill 更佳；
5、善于交流、有良好的合作精神
工作地区:贵阳市观山湖区
招聘类型:全职
专业要求:电子及微电子等相关专业